Тест по информатике Принципы устройства компьютера

Тест по информатике «Принципы устройства компьютера»

Принципы устройства компьютеров

1. Какое кодирование данных используется в современных компьютерах?

2. Отметьте все верные утверждения о компьютерной памяти с произвольным доступом.

процессор может обращаться к отдельному биту памяти

процессор может обращаться только к ячейке памяти

адрес ячейки памяти — это её номер

ячейки памяти всегда имели размер 8 битов

ячейки памяти современных компьютеров — восьмибитовые

3. Какое английское сокращение используется для обозначения памяти с произвольным доступом?

4. Выберите правильное окончание предложения: «Память с произвольным доступом — это память, в которой . »

можно сразу обратиться к ячейке с заданным адресом

можно как читать, так и записывать данные

данные доступны из любой программы

можно хранить произвольные данные

запрещено изменение данных

5. Отметьте все виды памяти с произвольным доступом.

оперативная память (ОЗУ)

постоянная память (ПЗУ)

память на магнитной ленте

память на флэш-дисках

6. В чем заключается принцип однородности памяти?

программы и данные расположены в одной области памяти

программы и данные расположены в разных областях памяти

память состоит из одинаковых ячеек

7. Что хранится в счётчике адреса команд?

адрес следующей команды

адрес только что выполненной команды

адрес команды, которая сейчас выполняется

данные для выполнения команды

возможны разные варианты

8. Как называется ячейка быстродействующей памяти, расположенная внутри процессора?

9. Где находится программа, которая первой начинает выполняться при включении компьютера?

в постоянной памяти (ПЗУ)

в оперативной памяти (ОЗУ)

на жёстком диске

10. Отметьте все вопросы, которые относятся к понятию «архитектура компьютера».

Источник

Б. Быстродействующие ячейки памяти различной длины

д. комплекс технических средств, предназначенных для выполнения расчетов.

2. Какое устройство необходимо подключить для ускорения выполнения операций?

а. устройство управления;

б. арифметико-логическое устройство;

в. математический сопроцессор;

г. микропроцессорную память;

д. порт ввода/вывода.

3. Какие формы представления двоичных чисел применяют в ЭВМ?

а. в виде двоичного кода;

б. в виде восьмеричного кода;

в. в виде восьмеричного слова и двоичного полуслова;

г. с фиксированной и плавающей точкой;

д. в виде плавающих последовательностей бит.

4. Внутримашинный интерфейс — это .

а. система связи и сопряжения узлов и блоков ЭВМ;

б. совокупность программных средств;

в. совокупность аппаратных средств;

г. различные средства сопряжения;

д. аппаратура для подключения различных устройств.

5. К какой шине возможно подключение максимального количества устройств?

Д. PCI.

6. Регистровая кэш-память предназначена для .

а. хранения программ;

б. увеличения скорости выполнения операций;

в. запуска программ;

г. хранения BIOS;

д. хранения адресов.

а. 64-килобайтное поле памяти;

б. 6-килобайтное поле памяти;

в. 32-килобайтное поле памяти;

г. 8-килобайтное поле памяти;

д. 128-килобайтное поле памяти.

8. Какие адреса относятся к расширенной памяти?

в. 1024 К и выше;

д. 1088 К и выше.

9. Что является носителем информации?

а. запоминающее устройство;

г. материальный объект, способный хранить информацию;

д. проводники в шине.

10. К каким компьютерным устройствам относятся принтеры?

б. вывода;

в. запоминающим устройствам;

г. устройствам управления;

11. Какой тип принтеров имеет наибольшее быстродействие?

Д. лазерные.

12. Какое качество печати принтера обозначается Draft?

а. режим печати, близкий к типографскому;

б. режим с типографским качеством печати;

в. режим черновой печати;

г. сверхкачественный режим;

д. графический режим печати.

13. Чему равно десятичное число 10 в шестнадцатеричной системе счисления?

Г. А.

14. Какую закономерность отмечает закон Мура?

а. Рост стоимости процессоров каждые 3 года;

б. Уменьшение технологического процесса в два раза каждые 2 года;

в. Увеличение быстродействия процессоров и емкости жестких дисков каждые 2 года;

г. Рост количества инвестиций, вложенных в отрасль, каждые 2 года.

15. Каково назначение интерфейса?

а. Ликвидация помех при передаче данных;

б. Преобразование данных в шине управления;

в. Выбор принтера;

Г. Сопряжение объектов с различными характеристиками.

16. Как расшифровывается аббревиатура CPU:

а. Constant Parity UPS;

б. Central Processing Unit

в. Complex Port Up

Г. Computer Pentium Unix.

17. Сколько классов архитектур вычислительных систем (ВС) выделяют по классификации Флинна:

в. 4;

18. К какому классу ВС можно отнести структуры векторной или матричной обработки?

б. SIMD (ОКМД);

19. К какому классу ВС можно отнести ЭВМ классической (фон-неймановской) структуры?

а. SISD (ОКОД);

20. В какой архитектуре ВС имеет неоднородную оперативную память?

а. Симметричная мультипроцессорная архитектура (SMP);

б. Асимметричная мультипроцессорная архитектура (АSMP);

в. Массивно-параллельная мультипроцессорная архитектура (MPP);

г. Гибридная мультипроцессорная архитектура (NUMA);

д. Кластерная мультипроцессорная архитектура.

21. В какой архитектуре ВС состоит из 2-х или более узлов, соединённых интерфейсами?

а. Симметричная мультипроцессорная архитектура (SMP);

б. Асимметричная мультипроцессорная архитектура (АSMP);

в. Гибридная мультипроцессорная архитектура (NUMA);

Г. Кластерная мультипроцессорная архитектура.

22. Микропроцессоры типа RISC обладают:

а. Полным набором команд

б. Набором сверхдлинных команд;

В. Сокращенным набором команд

г. Минимальным набором команд.

23. Микропроцессоры типа VLIW обладают:

а. Полным набором команд

б. Набором сверхдлинных команд;

в. Сокращенным набором команд

г. Минимальным набором команд.

24. Регистры – это:

а. Физические каналы передачи сигналов

б. Быстродействующие ячейки памяти различной длины

в. Схемы сопряжения, позволяющие подключить к микропроцессору КЭШ-память

г. Ячейки оперативной памяти фиксированной длины.

25. Какую длину имеет слово в структуре памяти ЭВМ?

б. 2 байта;

26. Что используется для хранения целых чисел и символов?

б. Слово;

в. Двойное слово;

г. Регистр флагов.

27. Какие регистры не могут быть операндами?

а. Сегментные регистры;

б. Счётчик команд;

в. Регистры общего назначения;

г. Регистр флагов.

28. Адресное пространство микропроцессора определяется:

а. Разрядностью шины данных;

б. Произведением тактовой частоты на разрядность шины адреса;

в. Разрядностью шины адреса;

г. Совокупной разрядностью всех шин микропроцессора.

29. Преобразование данных из параллельного вида в последовательный и наоборот выполняет устройство:

а. UART;

30. Технология постоянной угловой скорости обозначается:

а. CLV;

31. Передача какого типа применяется для пересылки скан-кода в ПК?

а. Синхронная последовательная;

б. Старт-стопная;

32. Наличие встроенной КЭШ-памяти позволяет:

а. сглаживать различия в скорости работы более медленных устройств (память) с более быстрыми (микропроцессор);

б. определять оптимальную последовательность действий процессора;

в. генерировать последовательность управляющих импульсов.

33. Дешифратор служит для:

а. определения кода операции текущей команды;

б. вычисления и хранения адреса команды;

в. пересылки результата в оперативную память;

г. записи и временного хранения адресов, операндов, команд и пр.

34. Дополнительный код отрицательного числа представляет собой:

а. результат суммирования обратного кода числа с единицей младшего разряда;

б. результат вычитания из обратного кода числа единицы в младшем разряде;

в. результат инвертирования обратного кода числа;

г. результат преобразования обратного кода числа в его знаковом разряде

35. Общий вид числа в форме с плавающей запятой:

б. N=±МР ±r

36. Что собой представляет «адресная пара»?

в. Сегмент-смещение;

37. Что является недостатком динамической памяти?

а. Малое время хранения заряда конденсатора;

б. Большое время хранения заряда конденсатора;

в. Отсутствие регенерации ячеек памяти;

г. Высокая стоимость ячейки памяти.

38. Из чего состоит ячейка статической памяти?

Похожее:  Бланк ответов огэ математика 2021 распечатать фипи

а. 1 транзистора;

б. 1 конденсатора;

в. 1 транзистора и 1 конденсатора;

Г. 4-6 транзисторов.

39. Какое количество информации хранится в одной ячейке памяти динамического типа?

а. 1 бит;

40. Каким сигналом синхронизируется адрес столбца?

а. CAS;

41. Как называется запоминающий элемент, на котором строится статическая память?

б. Триггер;

42. Как расшифровывается аббревиатура DRAM?

а. Динамическая память с активным доступом;

б. Динамическая память с последовательным доступом;

в. Динамическая память с произвольным доступом;

г. Динамическая память со сквозным доступом;

43. Сигналы запросов на прерывания выполняются:

а. по шине данных;

б. по шине управления;

в. по шине адреса;

г. по всем шинам одновременно.

44. Чему равно десятичное число 16 в шестнадцатеричной системе счисления?

а. 10;

45. Обратный код числа получают:

а. Устанавливают единицу в знаковом разряде числа, а значащие разряды числа заменяют на инверсные;

б. Устанавливают нуль в знаковом разряде числа, а значащие разряды числа заменяют на инверсные;

в. Устанавливают единицу в знаковом разряде числа, а к значащим разрядам числа прибавляют единицу;

г. Устанавливают нуль в знаковом разряде числа, а к значащим разрядам числа прибавляют единицу.

46. Что лежит в основе классификации вычислительных систем (ВС) по М.Флинну?

а. Понятие команды;

б. Понятие данных;

в. Понятие потоков;

г. Понятие класса.

47. К какому классу относятся ВС конвейерного типа?

в. MISD (МКОД);

48. К какому классу относятся ВС, используемые в крупных вычислительных центрах?

Г. MIMD (МКМД).

49. В какой архитектуре ВС группа процессоров работает с общей оперативной памятью?

а. Симметричная мультипроцессорная архитектура (SMP);

б. Асимметричная мультипроцессорная архитектура (АSMP);

в. Массивно-параллельная мультипроцессорная архитектура (MPP);

г. Гибридная мультипроцессорная архитектура (NUMA);

д. Кластерная мультипроцессорная архитектура.

50. В какой архитектуре ВС каждый процессор имеет собственную оперативную память?

а. Симметричная мультипроцессорная архитектура (SMP);

б. Асимметричная мультипроцессорная архитектура (АSMP);

в. Массивно-параллельная мультипроцессорная архитектура (MPP);

Источник



Периферийные устройства

Устройства внешней памяти, предназначенные для хранения данных большого объема и коммуникационные устройства, предназначенные для связи ЭВМ с внешним миром. Обмен данными с внешними устройствами осуществляется через порты в/в. Порт – это абстрактное понятие на самом деле не существующее. По аналогии с ячейками памяти порты можно рассматривать как ячейки, через которые можно записать в периферийное устройство или прочитать из него. Также как и ячейки памяти, порты имеют уникальные номера, т.е. адреса портов в/в.

Объединение функциональных блоков ЭВМ осуществляется посредством следующей системы шин:

1) ШД, по которой осуществляется обмен информацией между блоками ЭВМ

2) ША используется для передачи адресов ячеек памяти или портов, к которым производится обращение

3) ШУ служит для передачи управляющих сигналов

Совокупность этих 3 шин называют системной шиной, системной магистралью или системным интерфейсом.

Состав и назначение шин, правила их использования, виды передаваемых по шине сигналов и другие характеристики шины могут существенно различаться у разных видов ЭВМ. Однако есть принципиально общие моменты в организации шин: шина состоит из отдельных проводников (линий), сигналы по линиям шины могут передаваться либо импульсами, либо уровнем напряжения.

Шириной шины называется количество линий (проводников), входящих в состав шины. Ширина ША определяет размер адресного пространства ЭВМ.

Если количество линий адреса, используемых для адресации памяти, равно 20, то общее количество адресуемых ячеек памяти составит 2 20 , т.е. примерно 1 млн. ячеек. Обычно на шине в любой момент можно выделить 2 активных устройства. Одно из них называется задачиком и инициирует операцию обмена данными (формирует адреса и управляющие сигналы). Другое называется исполнителем и выполняет операцию дешифрации адресов и управляющих сигналов, а также принимает или передает данные. В большинстве случаев задачиком является CPU, а память всегда выступает в качестве исполнителя.

Из управляющей шины выделим следующие линии: линии занятости (если они в состоянии “свободно” – то любой задачик, включая CPU, может начинать операцию обмена данными на шине, иначе задачику придется ждать пока шина освободится); линии, указывающие какая именно операция будет выполняться (чтение или запись); линии синхронизации (задачик в процессе операции обмена выставляет на шине сигнал синхронизации, получив сигнал от задачика; исполнитель выполняет операцию обмена и выставляет на шине ответный сигнал синхронизации; получив ответ от исполнителя задачик освобождает шину).

Операция считывания из ячейки памяти производится следующим образом: процессор переводит шину в состояние “занято” и на ША помещает адрес, требуемой ячейки памяти; устанавливает на ШУ сигнал чтения, выдает синхросигнал задачика; память принимает адрес, дешифрирует его, находит нужную ячейку и помещает ее содержимое на ШД; далее память выдает синхросигнал исполнителя; получив ответ от памяти, CPU считывает данные с шины, снимает свои управляющие сигналы и освобождает шину.

Операция “запись в память” производится следующим образом: шина переводится в состоянии “занято”; адрес, требуемой ячейки памяти помещается на ША; данные, которые необходимо записать в память, помещаются на ШД; на ШУ устанавливается сигнал “запись” и выдается сигнал синхронизации задачика; память принимает адрес, дешифрирует его, помещает в соответствующую ячейку данные шины и выдает сигнал синхронизации исполнителя; получив ответ от памяти, процессор снимает управляющие сигналы и освобождает шину.

Такой способ обмена данными называется асинхронным ответом, а сама операция запроса подтверждения носит название квитирование или “рукопожатие”, которая широко применяется в различных видах ЭВМ.

Обобщенный алгоритм функционирования классической ЭВМ

После включения ЭВМ или операции сброса в регистры CPU заносятся некоторые начальные значения. Обычно в процессе инициализации в память ЭВМ помещается программа, называемая первичным загрузчиком. Основное назначение первичного загрузчика загрузить в память с устройства внешней памяти ОС. Это программа может быть размещена в энергонезависимом устройстве памяти или автоматически считываться с некоторого устройства внешней памяти. Не будем подробно описывать этот процесс, а будем полагать, что в памяти некоторым образом оказалась первая из подлежащих выполнению программа. Программному счетчику присваивается начальное значение, равное адресу первой команды программы, указанной выше.

2) CPU производит операцию считывания команды из памяти, в качестве адреса ячейки памяти используется содержимое программного счетчика.

3) Содержимое считанной ячейки памяти интерпретируется процессором, как команда и помещается в регистр команд. УУ приступает к интерпретации прочитанной команды. По полю кода операции их первого слова команды УУ определяет ее длину и, если это необходимо, организует дополнительные операции считывания, пока вся команда полностью не будет прочитана процессором. Вычисленная длина команды прибавляется к необходимому содержимому командного счетчика и, когда команда полностью прочитана, программный счетчик будет хранить адрес следующей команды.

4) По адресным полям команды УУ определяет — имеет ли команда операнды в памяти. Если это так, то на основе указанных в адресных полях режимах адресации вычисляются адреса операндов и производится операции чтения памяти для считывания операндов.

5) УУ и АЛУ выполняют операцию, указанную в поле операции команды. Во флаговом регистре CPU запоминаются признаки результата операции (знак результата, равно 0 или нет и т.д.).

6) Если это необходимо, УУ выполняет операцию записи для того, чтобы поместить результат выполнения команды в память.

Похожее:  Тест по истории Русско японская война 1904 1905 гг 9 класс

7) Если последняя команда не была командой “остановить CPU”, то описанная последовательность действий повторяется с шага 1 (пункт 2). Описанная последовательность действий CPU с пункта 2 до пункта 6, называется циклом CPU.

Источник

Принцип работы NAND-памяти

Современные мобильные гаджеты, повышение быстродействия компьютерных систем и производство недорогих, но быстрых накопителей для хранения большого объема информации напрямую связано с микросхемами памяти.

В быстродействующих устройствах хранения данных используются микросхемы флеш-памяти. Анонсировали их в 1988-89 году, когда компании Intel и Toshiba представили память с архитектурой NOR (Intel) и NAND (Toshiba). Именно вторая разновидность стала наиболее популярной, так как имела больше возможностей для миниатюризации. Почему, сейчас разберемся.

Полевой транзистор с плавающим затвором — основа ячейки памяти

Основой всей технологии флеш-памяти, в том числе и NAND, является полевой транзистор с плавающим затвором. В общем случае его структура выглядит так:

Перед нами обычный полевой транзистор, у которого, помимо управляющего, появился еще один затвор. Так вот в этом затворе, называющемся «плавающий», как раз и кроется вся особенность технологии.

Дело в том, что этот затвор и полупроводник, представляющий собой канал транзистора между стоком и истоком, разделяет тонкий слой диэлектрика. Электроны воздействии положительного напряжения к затвору, смогут не только направиться по своему обычному пути внутри полупроводника, но и «перескочить» с помощью инжекции или туннелирования через слой диэлектрика в плавающий затвор.

Разумеется, так смогут сделать не все электроны, а только их часть — те, которые получили большую энергию. При этом они не пробивают слой диэлектрика в физическом смысле, а в соответствии со своими квантово-волновыми свойствами «перепрыгивают» сразу в плавающий затвор. Вернуться обратно «перепрыгнувшие» электроны не могут, так как у них для этого не хватает энергии.

То есть, мы можем подать напряжение и тем самым «затащить» электроны в плавающий затвор. Они там останутся, когда мы включим транзистор в следующий раз ­— заряд, сосредоточенный на плавающем затворе окажет влияние на расположенный под ними канал между стоком и истоком: пропустит или не пропустит ток через транзистор независимо от напряжения на управляющем затворе. В самом простом случае мы получаем два состояния — ток есть или тока нет. Ноль и единицу. Что нам и требовалось.

Причем это состояние может сохраняться достаточно долго. Конечно, это время не бесконечно. Постепенно заряд на «плавающем» затворе потеряется. Но этого времени вполне достаточно для хранения информации в реальных условиях применения, так как речь идет о годах.

Разумеется, записанную информацию, то есть, заряд на плавающем затворе, можно стереть. Для этого достаточно подать на управляющий затвор напряжение обратной полярности, чтобы электроны смогли покинуть плавающий затвор и вернулись в проводящий канал транзистора. До этого времени заряд и логическое состояние транзистора сохраняется из-за того, что энергии электронов недостаточно для преодоления потенциального и физического барьера в виде тонкого слоя диэлектрика.

В процессе развития и миниатюризации технология изготовления полевых транзисторов с плавающим затвором менялась и совершенствовалась. Если первые элементы памяти создавали в планарном виде на поверхности кристалла, то сейчас используется технология 3D NAND или V-NAND (разные маркетинговые названия), в которой структура транзистора сформирована не на горизонтальной плоскости, а на вертикальной. Это позволяет экономить площадь и увеличивать объем памяти, который размещается в одной микросхеме. Принцип работы транзистора при этом остается прежним.

Кроме того, сейчас используют не только металлические плавающие затворы. Появились технологии изготовления кристаллов микросхем, повышающие их надежность и позволяющие удерживать заряд в течение большего времени. Например, компания Samsung использует для захвата зарядов и работы в качестве «плавающего затвора» изолированные области из непроводящего материала нитрида кремния SiN. Они называются 3D Charge Trap Flash — «ловушки заряда». Их применение увеличивает срок хранения заряда, а, следовательно, и информации в ячейке, а также делает микросхемы экономичнее в плане энергопотребления.

NAND и NOR ячейки памяти — как они работают

Транзисторы с плавающим затвором соединяются в матрицы, хранящие слова данных по нужным адресам, разными способами. Основными являются NAND и NOR. Эти аббревиатуры представляют собой сокращения словосочетаний «Not AND» и «Not OR» — соответственно «И-НЕ» и «ИЛИ-НЕ».

Схематично способ построения матриц в двух случаях выглядит так:

Как видите из представленных схем, построение матрицы по схеме NOR удобно тем, что можно просто получить доступ к любой конкретной ячейке и записать информацию именно в нее. В случае с NAND несколько одиночных ячеек памяти соединены последовательно и для того, чтобы записать состояние «ноля» в одну из них, надо, чтобы все другие были открыты и пропускали ток.

Именно по этой причине стирание информации в микросхемы NAND-памяти производится поблочно, а для того, чтобы записать новые данные, обновляют информацию сразу для множества ячеек (осуществляют запись «постранично»). Но зато такая схемотехника позволила значительно упростить топологию и сократить размеры ячеек памяти на кристалле. Поэтому в современной микроэлектронике именно NAND-память является основной. И когда вы покупаете новый SSD-диск, то в нем стоят именно микросхемы с NAND-памятью.

Как в одной ячейке удается хранить до 4 бит данных

Небольшими размерами преимущества ячеек NAND-памяти не ограничивается. Еще один интересный и полезный момент заключается в том, что в них можно записать не один, а несколько (до четырех) битов информации. Теоретически можно и больше, но пока реально можно говорить только о четырех, так как дальше начинаются серьезные технические сложности. Тем не менее, на мероприятии Flash Memory Summit 2019 представители компании Toshiba уже представили идею записи по пять бит данных в каждую ячейку. Но пока до практического применения дело ещё не дошло.

Разберемся, как работает запись нескольких бит информации в одну ячейку. Транзистор с плавающим затвором представляет собой элемент, который может находиться не только в двух состояниях — закрытом и открытом, но и в промежуточных. Фактически это аналоговый элемент, способный пропускать по цепи сток-исток ток разной величины в зависимости от того, какой заряд имеется на затворах и какое поле им создается.

Это значит, что можно «загнать» в плавающий затвор (в 3D NAND — в «ловушку зарядов») столько электронов, сколько понадобится, чтобы пропускать определенный ток через транзистор при определенном значении порогового напряжения. Таких пороговых напряжений может быть несколько, так как есть возможность накопить заряд больше или меньше — столько, сколько потребуется, чтобы в ячейке записалась нужная информация. Далее, подавая на транзистор напряжение и контролируя ток, можно судить о его состоянии, то есть о том, какие данные он хранит.

Отсюда и возникают ячейки памяти, в которых хранится не один бит информации, а больше, вплоть до четырех. Поэтому вся память делится на две категории: SLC (сокращение от Single Level Cell — одноуровневые ячейки) и MLC (Multi Level Cell — многоуровневые ячейки).

Похожее:  Такового или такогого как пишется

С SLC-ячейками все просто. Это классические элементы памяти, которые хранят один бит с двумя состояниями, одно из которых соответствует заряженному затвору, а второе — разряженному.

MLC-ячейки в свою очередь подразделяются на:

  • MLC-ячейки. Это элементы памяти, в которых может храниться два бита информации. Соответственно, для этого надо точно фиксировать четыре режима работы транзистора, чтобы понять, какая из четырех комбинаций данных хранится — 00, 01, 10, 11.
  • TLC-ячейки. TLC — сокращение от Triple Level Cell, трехуровневая ячейка. В них может храниться три бита данных, а, следовательно, потребуется точно фиксировать уже восемь режимов работы транзистора.
  • QLC-ячейки. QLC — сокращение от Quad Level Cell, четырехуровневая ячейка. В ней помещается уже четыре бита данных. Но при этом надо фиксировать уже 16 режимов работы транзистора.

Такое увеличение плотности записи с одной стороны повышает объемы накопителей. Но с другой снижается надежность, так как требуется высокая точность записи состояния и последующего чтения данных. Увеличивается и время, которое тратится на чтение и запись данных, так как надо понять, в каком из 4, 8 или 16 режимов находится транзистор.

Дальнейшие перспективы технологии

Чтобы еще больше увеличить плотность хранения данных в одной ячейке и перейти на хранение пяти бит информации, потребуется контролировать уже 32 режима работы транзистора. Учитывая, что питание микросхем составляет единицы вольт, речь идет о том, чтобы соблюдать точность измерения и установки пороговых напряжений в сотые доли вольта. И это только одна из сложностей, которые надо решить.

Кроме того, надо решать такие задачи, как коррекция ошибок, надежность и количество циклов записи/чтения. Последняя проблема — одна из наиболее критичных, так как запись и чтение данных приводит к износу и уменьшению слоя диэлектрика между плавающим затвором и полупроводниковым каналом транзистора, а, следовательно, к выходу из строя ячейки. Именно этот момент является определяющим для времени безотказной работы памяти. Но, вполне возможно, что инженеры скоро найдут решение, позволяющее сделать следующий шаг в увеличении плотности записи. Тогда появятся еще более объемные твердотельные накопители по низкой цене.

Источник

Ячейка памяти ЭВМ

Операти́вная па́мять (также оперативное запоминающее устройство, ОЗУ) — в информатике — память, часть системы памяти ЭВМ, в которую процессор может обратиться за одну операцию (jump, move и т. п.). Предназначена для временного хранения данных и команд, необходимых процессору для выполнения им операций. Оперативная память передаёт процессору данные непосредственно, либо через кэш-память. Каждая ячейка оперативной памяти имеет свой индивидуальный адрес.

В современных вычислительных устройствах, по типу исполнения различают два основных вида ОЗУ:

1. ОЗУ, собранное на триггерах, называемое статической памятью с произвольным доступом, или просто статической памятью — SRAM (Static RAM). Достоинство этой памяти — скорость. Поскольку триггеры собраны на вентилях, а время задержки вентиля очень мало, то и переключение состояния триггера происходит очень быстро. Также данная память не лишена недостатоков. Во-первых, группа транзисторов, входящих в состав триггера обходится дороже, даже если они вытравляются миллионами на одной кремниевой подложке. Кроме того, группа транзисторов занимает гораздо больше места, поскольку между транзисторами, которые образуют триггер, должны быть вытравлены линии связи. Эти соображения заставили изобретателей изобрести более экономичную память, как по стоимости, так и по компактности.

2. В более экономичной памяти для хранения разряда (бита) используют схему, состоящую из одного конденсатора и одного транзистора (в некоторых вариациях конденсаторов два). Такой вид памяти решает, во-первых, проблему дороговизны (один конденсатор и один транзистор дешевле нескольких транзисторов), а во-вторых, компактности (на том месте, где в SRAM размещается один триггер, то есть один бит, можно уместить восемь конденсаторов и транзисторов). Однако есть и свои минусы. Во-первых, память на основе конденсаторов работает медленнее, поскольку если в SRAM изменение напряжения на входе триггера сразу же приводит к изменению его состояния, то для того, чтобы установить в единицу бит на основе конденсатора, этот конденсатор нужно зарядить, а для того, чтобы бит установить в 0, соответственно, разрядить. А зарядка или разрядка конденсатора — гораздо более длительная операция, чем переключение триггера (в 10 и более раз), даже если конденсатор имеет весьма небольшие размеры. Есть и второй существенный минус — конденсаторы склонны к «стеканию» заряда, проще говоря, со временем конденсаторы разряжаются. Причем разряжаются они тем быстрее, чем меньше их емкость. В связи с этим обстоятельством, дабы не потерять содержимое битов, эти конденсаторы необходимо регенерировать через определённый интервал времени, чтобы восстанавливать заряд. Регенерация, выполняется путем считывания заряда (считывание заряда с конденсатора выполняется через транзистор). Контроллер памяти периодически приостанавливает все операции с памятью для регенерации ее содержимого. Эта операция — регенерация значительно снижает производительность ОЗУ. Память на конденсаторах получила название — динамическая память — DRAM (Dynamic RAM) за то, что разряды в ней хранятся не статически, а «стекают» динамически во времени.

Таким образом, DRAM значительно дешевле SRAM, ее плотность значительно выше, что позволяет на том же пространстве кремниевой подложки размещать больше битов, но при этом ее быстродействие очень низкое. SRAM, наоборот, является очень быстрой памятью, но зато и очень дорогой. В связи с чем обычную оперативную память строят на модулях DRAM, а SRAM используется при создании, например кэшей микропроцессоров всех уровней.

ОЗУ может изготавливаться как отдельный блок, или входить в конструкцию однокристальной ЭВМ или микроконтроллера.

Содержание

Пример структуры адресного пространства памяти на примере IBM PC

Основная область памяти

В область, называемую основной областью памяти (англ. conventional memory ), загружается таблица векторов прерываний, различные данные программы

Upper Memory Area

Upper Memory Area (UMA) занимает 384 Кбайт и используется для размещения информации об аппаратной части компьютера. Область условно делится на три области по 128 Кбайт. Первая область служит для видеопамяти. Через вторую область доступны верхней области с помощью специальных драйверов (например, EMM386.EXE, EMS.EXE, LIMEMS.EXE) и/или устройств расширения раньше использовалось для доступа к расширенной памяти через спецификацию расширенной памяти (англ. Expanded Memory Specification, EMS ). В современных компьютерах EMS практически не используется.

Дополнительная область памяти

Дополнительная память для 16-битных программ доступна через спецификацию дополнительной памяти (англ. eXtended Memory Specification, XMS ). Дополнительная память начинается с адресов выше первого мегабайта и её объём зависит от общего объёма оперативной памяти, установленной на компьютере.

High Memory Area

High Memory Area (HMA) — это область дополнительной памяти за первым мегабайтом размером 64 Кбайт минус 16 байт. Её появление было обусловлено ошибкой в процессоре 80286, в котором не отключалась 21-я линия адреса (а всего их в этом процессоре 24), в результате при обращении по адресам выше FFFF:000F обращение шло ко второму мегабайту памяти вместо начала первого мегабайта (как у 8086/8088). Таким образом, программы реального режима получили доступ к HMA.

Источник

Adblock
detector